12月6日消息，無需在先進工藝發(fā)展路線中，也已5nm以下節(jié)點都轉向了EUV工藝，到年前DUV光刻微縮到7nm就已經很難，工藝國產但這顯然不是專利準備國內發(fā)展的極限，未來可能一路做到2nm級別。無需

國內的也已半導體工藝在未來幾年中需要在無EUV的情況下發(fā)展，但是到年前即便不考慮外部制裁的影響，追求DUV光刻工藝極限也是工藝國產需要發(fā)展的，國內也早就在做這些研究。專利準備

集邦科技科技日前的無需報道也舊事重提，指出華為早在2021年就發(fā)表了相關研究論文，也已提交的到年前專利申請介紹了SAQP（自對準四重圖案化）的技術，在沒有EUV光刻機的工藝國產情況下也能做到2nm級工藝。

該專利使用DUV光刻機及SAQP做出的專利準備芯片柵極距低于21nm，這正是2nm工藝的門檻水平。

這里需要強調的是，很多報道中把SAQP翻譯成了四重光刻，這是錯誤的，四重圖案不等于四重光刻，這兩個意思有天淵之別，四重光刻不論技術上還是成本上都是不可接受的，幾乎沒有可能性。

此外，2nm工藝也不是華為等機構的終點，華為還申請了大量GAA環(huán)繞柵極晶體管以及CFET互補氧化物晶體管相關的專利，后者則是公認的1nm以下到0.1nm節(jié)點的關鍵技術之一。

以上提及的主要是技術專利，不等于這些技術馬上就能量產，但是這些技術研究證明了國內在先進工藝上的探索不僅不會停止，而且會走出不一樣的路線。

這不僅會讓國內的芯片不再受外部制裁的影響，更重要的是當國內用DUV路線做出2nm芯片時，臺積電、三星、Intel等公司用昂貴的EUV甚至High NA EUV光刻機生產芯片，哪邊會更怕競爭力不足呢？