12月6日消息，無需在先進(jìn)工藝發(fā)展路線中，也已5nm以下節(jié)點(diǎn)都轉(zhuǎn)向了EUV工藝，到年前DUV光刻微縮到7nm就已經(jīng)很難，工藝國產(chǎn)但這顯然不是專利準(zhǔn)備國內(nèi)發(fā)展的極限，未來可能一路做到2nm級別。無需

國內(nèi)的也已半導(dǎo)體工藝在未來幾年中需要在無EUV的情況下發(fā)展，但是到年前即便不考慮外部制裁的影響，追求DUV光刻工藝極限也是工藝國產(chǎn)需要發(fā)展的，國內(nèi)也早就在做這些研究。專利準(zhǔn)備

集邦科技科技日前的無需報(bào)道也舊事重提，指出華為早在2021年就發(fā)表了相關(guān)研究論文，也已提交的到年前專利申請介紹了SAQP（自對準(zhǔn)四重圖案化）的技術(shù)，在沒有EUV光刻機(jī)的工藝國產(chǎn)情況下也能做到2nm級工藝。

該專利使用DUV光刻機(jī)及SAQP做出的專利準(zhǔn)備芯片柵極距低于21nm，這正是2nm工藝的門檻水平。

這里需要強(qiáng)調(diào)的是，很多報(bào)道中把SAQP翻譯成了四重光刻，這是錯(cuò)誤的，四重圖案不等于四重光刻，這兩個(gè)意思有天淵之別，四重光刻不論技術(shù)上還是成本上都是不可接受的，幾乎沒有可能性。

此外，2nm工藝也不是華為等機(jī)構(gòu)的終點(diǎn)，華為還申請了大量GAA環(huán)繞柵極晶體管以及CFET互補(bǔ)氧化物晶體管相關(guān)的專利，后者則是公認(rèn)的1nm以下到0.1nm節(jié)點(diǎn)的關(guān)鍵技術(shù)之一。

以上提及的主要是技術(shù)專利，不等于這些技術(shù)馬上就能量產(chǎn)，但是這些技術(shù)研究證明了國內(nèi)在先進(jìn)工藝上的探索不僅不會(huì)停止，而且會(huì)走出不一樣的路線。

這不僅會(huì)讓國內(nèi)的芯片不再受外部制裁的影響，更重要的是當(dāng)國內(nèi)用DUV路線做出2nm芯片時(shí)，臺(tái)積電、三星、Intel等公司用昂貴的EUV甚至High NA EUV光刻機(jī)生產(chǎn)芯片，哪邊會(huì)更怕競爭力不足呢？