12月14日消息，制準JEDEC組織正在抓緊制定新的定全內(nèi)存標準“SPHBM4”(標準封裝高帶寬內(nèi)存第四代)，只需512-bit位寬即可實現(xiàn)完整的新內(nèi)HBM4級別帶寬，同時兼容傳統(tǒng)有機基板，存標從而提供更大的秒殺容量、更低的制準集成成本。

可以說，定全它是新內(nèi)介于傳統(tǒng)DDR與新型HBM之間的一種內(nèi)存，可填補HBM在諸多市場的存標空白，但不會用于顯卡而取代GDDR顯存。秒殺

HBM內(nèi)存一般采用1024-bit或者2048-bit位寬，制準從而擁有無可匹敵的定全性能、帶寬與能效，新內(nèi)但如此超高位寬也會占用大量寶貴的存標芯片面積，不僅限制了單顆堆疊數(shù)量、秒殺封裝容量，還進一步制約了單個AI加速卡的性能、計算集群的整體算力。

SPHBM4采用了4:1串行技術，從而將位寬從2048-bit降至512-bit，同時保持同等帶寬，依然遠勝DDR5。

不過，JEDEC并未明說，這是將數(shù)據(jù)傳輸率提升至原有的4倍(32GT/s)，還是引入了更高頻率的新型編碼方案。

SPHBM4封裝內(nèi)部使用了業(yè)界標準的基礎Die、HBM4 Die，從而確保單個堆疊的容量看齊HBM4、HBM4E，最高可達64GB，并簡化了控制器設計、整體封裝結構，降低了成本。

理論上講，SPHBM4的容量甚至更高，可以達到HBM4的四倍。

你可能回想起HBM作為顯卡顯存的日子，SPHBM4會不會成為新的顯存？

顯然不行。

這是因為，SPHBM4的首要設計目標是達到HBM4級的帶寬，保證性能和容量，而不是控制成本和功耗。

SPHBM4的成本顯然低于HBM4、HBM4E，尤其是可以不使用昂貴的中介層，但仍然是堆疊式設計，自然要比普通DRAM芯片更貴。

同時，它還需要配套的基片接口、TSV硅通孔技術、先進封裝集成技術，不可能在成本上降到GDDR的級別。

所以，在顯卡使用一顆SPHBM4取代多顆GDDR6/7，反而會更貴，性能提升效果卻不會太明顯。