12月15日消息，躺平近日，芯片D芯一支由斯坦福大學(xué)、不再卡內(nèi)基梅隆大學(xué)、美國(guó)賓夕法尼亞大學(xué)和麻省理工學(xué)院的團(tuán)隊(duì)工程師組成的研究團(tuán)隊(duì)宣布取得重大突破，成功制造出美國(guó)首個(gè)在商業(yè)代工廠生產(chǎn)的造出單片3D集成電路原型。

這款原型芯片打破了傳統(tǒng)的首顆二維布局，采用單一連續(xù)工藝，單片將存儲(chǔ)器和邏輯電路直接垂直堆疊在一起。片性

其采用SkyWater公司成熟的躺平90nm至130nm工藝，在其200mm生產(chǎn)線上制造而成，芯片D芯集成了傳統(tǒng)的不再硅CMOS邏輯電路、電阻式RAM層和碳納米管場(chǎng)效應(yīng)晶體管。美國(guó)

通過這種方式，團(tuán)隊(duì)存儲(chǔ)單元和計(jì)算單元之間的造出數(shù)據(jù)路徑被大大縮短，從而顯著提升性能。

研究團(tuán)隊(duì)公布的早期硬件測(cè)試結(jié)果顯示，與具有相似延遲和尺寸的同類二維實(shí)現(xiàn)方案相比，該堆疊結(jié)構(gòu)的吞吐量提高了約四倍。

除了實(shí)測(cè)硬件，通過仿真評(píng)估更高堆疊層的架構(gòu)，結(jié)果顯示具有更多內(nèi)存和計(jì)算層級(jí)的設(shè)計(jì)在AI工作負(fù)載中，性能提升高達(dá)12倍。

該團(tuán)隊(duì)進(jìn)一步指出，通過持續(xù)垂直集成而非一味縮小晶體管尺寸，該架構(gòu)最終有望在能量延遲積（衡量速度和效率的綜合指標(biāo)）方面，實(shí)現(xiàn)100倍到1000倍的提升。

雖然學(xué)術(shù)實(shí)驗(yàn)室此前曾展示過實(shí)驗(yàn)性的3D芯片，但該團(tuán)隊(duì)強(qiáng)調(diào)，這項(xiàng)工作的最大不同在于它是在商業(yè)代工廠環(huán)境中制造的，而非定制的研究生產(chǎn)線。